


Moderné spínacie výkonové prvky

Doc. Ing. Juraj Marek, PhD.

juraj.marek@stuba.sk

SúčasnÉ trendy

- Trendy ako "elektrifikácia", „baterifikácia" a "automatizácia" zvyšujú dopyt po výkonových elektronických systémoch a výkonových prvkoch.
- Súčasné výkonové systémy sú v prevažnej forme založené na rýchlych spínacích obvodoch
- V spínaných obvodoch je tranzistor využitý ako spínač:
 - Vypnutý stav – je na ňom napätie, ale netečie prúd
 - Zopnutý stav – tečie prúd, ale napätie je minimálne
 - Vysoké straty pri prepínaní – spínacie straty a straty pri nabíjaní parazitných prvkov
- Pre dosiahnutie vysokej účinnosti potrebujeme rýchle spínacie prvky s jednoduchým riadením a takmer nulovým riadiacim prúdom v ustálenom stave – MOSFET a IGBT





Oblasti využitia výkonových prvkov

Rozdelenie z hľadiska riadeného výkonu a spínacej frekvencie



2010

2020



1st Power Electronics Revolution

- Výkonové tranzistory typu MOSFET a IGBT prišli na trh začiatkom 80. rokov
- mali okamžitý pozitívny vplyv na priemysel a rozvoj výkonových systémov
- Umožnili inovatívny dizajn meničov, zlepšenie účinnosti systémov a celosvetové úspory energie.
- Podľa niektorých odhadov pomohli IGBT za posledných 30 rokov zabrániť vzniku 40 miliárd ton emisií CO₂ [1].




[1] B.J. Baliga, "Social impact of power semiconductor devices." Proc. of IEEE International Electron Devices Meeting, 2014.

2nd Power Electronics Revolution


- V súčasnej dobe môžeme povedať že dochádza k druhej revolúcií v oblasti výkonovej elektroniky
- Hnacu silou sú WBG polovodiče – predovšetkým GaN a SiC.
- 2011 - Prvý komerčný SiC MOSFET
- 2017 – 600V CoolGaN
- Technológie SiC a GaN výrazne napredujú
- SiC MOSFET – dostupné 3. a 4. generácia
- GaN – 100V 3mΩ GaN half bridge s driverom v PQFN púzdre

Properties	1 st Generation	2 nd Generation	3 rd Generation	
	Si	GaAs	SiC	GaN
Energy Band Gap: $E_G(\text{eV})$	1.12	1.43	3.26	3.5
Breakdown Field: $E_B(\text{V/cm}) \times 10^6$	0.3	0.4	2.2	3.3
Saturation Drift Velocity: $v_s(\text{cm/s}) \times 10^7$	1	2	2.7	2.7
Thermal Conductivity(W/cmK)	1.5	0.5	4.9	1.3
Dielectric Constant : ϵ_s	11.8	12.8	9.7	9.5
Electron Mobility: $\mu_n(\text{cm}^2/\text{Vs})$	1400	8500	900	1250
Hole Mobility: $\mu_p(\text{cm}^2)$	600	400	100	200




2nd Power Electronics Revolution

- Výnimočné vlastnosti WBG polovodičov umožňujú konštrukciu výkonových meničov s vysokou spínacou frekvenciou, vysokou účinnosťou a vysokou hustotou energie.
- WBG prvky umožnili výrazné zníženie objemu a hmotnosti výkonových systémov v porovnaní s Si
- Nižšie straty – jednoduchšie chladenie – zníženie hlučnosti výkonových systémov.
- hlavnou otázkou ale ostáva robustnosť a spoľahlivosť moderných výkonových prvkov čo predstavuje ich schopnosť jednorazovo a opakovane bezpečne zvládnuť náročné zaťaženie



Príklad 1kW 240Vac GaN meniča – Little Box Challenge.




<https://ieeexplore.ieee.org/document/8581669>



A. Rujas, V. M. López, A. García-Bediaga, A. Berasategi and T. Nieva, "Influence of SiC technology in a railway traction DC-DC converter design evolution," 2017 IEEE Energy Conversion Congress and Exposition (ECCE), 2017, pp. 931-938, doi: 10.1109/ECCE.2017.8095885.


Nové materiály, nové riziká

- SiC MOSFETs má typicky o niekoľko rádov vyššiu hustotu poruchového náboja na rozhraní 4H-SiC/SiO₂ v porovnaní s Si prvkami – vplyv na prahové napätie a jeho stabilitu.
- 3x väčšia šírka E_g spôsobuje menší rozdiel medzi offsetmi vodivostného a valenčného pásma voči hradlovému SiO₂, silný vplyv na Fowler–Nordheim tunelovanie a prúd do hradla čo spôsobuje výraznú degradáciu pri silnom elektricko-tepelnom namáhaní




Nové materiály, nové riziká

- V SiC prvkoch sa dosahujú výrazne vyššie intenzity elektrických polí, čo má za následok aj vyššie intenzity elektrický polí v hradlových oxidoch a pasivačných vrstvách
- Má to za následok zníženie pohyblivosti v inverzných vrstvách a zvýšenie odporu v zopnutom stave.
- SiC – 3x vyšší Youngov modul - teplotné namáhanie spôsobuje a výrazné mechanické namáhanie – veľký vplyv na power cycling odolnosť
- GaN – veľiké množstvo defektov a porúch na rozhraní – zníženie vodivosti kanála (2DEG)
- GaN – poruchy spojené s uhlíkom spôsobujú dynamický odpor pri spínaní






<https://doi.org/10.1016/j.microrel.2018.07.001>




GaN HEMT - dynR_{DSon}

- Obzvlášť pri GaN HEMT prvkoch JEDEC štandardy a spôsoby testovania nepokrývajú niektoré bežne prítomné javy, predovšetkým dynR_{DSon}
- Pre zrýchlenie návrhu a vývoja je potrebné uskutočňovať testovanie priamo na polovodičových čipoch a doskách.
- STU a NanoDesign vyvinuli a realizovali **unikátne meracie pracovisko pre testovanie dyn odporu priamo na čipoch** pri pomerne vysokých prúdoch.



SiC MOSFET – odolnosť v skrate


- SiC MOSFET sú viac náchylné na zničenie v dôsledku skratu ako Si prvky.
- Je to najmä v dôsledku vyšších prúdových hustôt ale aj v dôsledku vysokej hustoty porúch na rozhraniach ako aj porúch v hradlových oxidoch
- Si IGBT má odolnosť voči skratu typicky výrazne dlhšiu ako 10us (až 30us)
- SiC MOSFET typicky do 8us. Výrobcovia odporúčajú reakčný čas protiskratových ochrán do 2us.



Typical current and voltage waveforms of SiC MOSFET and Si IGBT during SC-I test



SiC MOSFET – odolnosť v skrate

- Na testovanie SC nie je k dispozícii žiadny komerčný tester.
- Väčšina laboratórií si vytvára vlastné zariadenia.
- Na STU sme si vytvorili sériu testovacích dosiek pre IGBT, SiC MOSFET a GaN HEMT tranzistory
- Okrem návrhu testovacích zariadení boli vyvinuté progresívne systémy ochrany prvkov pred skratom
- **Momentálne dosahuje náš systém reakčný čas 25ns** a dvojstupňový systém vypnutia zamedzuje vysokému dV/dt



Universal SC test board


Proposed current sensing for high power systems





Vplyv opakovaného SC na SiC MOSFET

- SiC MOSFET vs Si IGBT - Menšia plocha čipov, vyššia prúdová hustota a predovšetkým **nedokonalosti materiálu vedú k výraznému zníženiu SC odolnosti**
- SiC MOSFET SC odolnosť $< 10 \mu\text{s}$, Si IGBT $> 15 \mu\text{s}$ v závislosti od U_{GS}
- Opakované SC namáhanie pri $V_{DD} = 600 \text{ V}$, $t_p = 2 \mu\text{s}$
- **planárny MOSFET lepšie výsledky – nižšia degradácia parametrov**
- príčina – planárny MOSFET má väčšiu aktívnu plochu – nižšia prúdová hustota
- V oboch prípadoch bol pozorovaný vplyv na spínacie rýchlosti!

Planárny SiC MOSFET




SiC TrenchMOSFET




Dynamické vlastnosti - spínanie


- V SiC dosahujeme veľmi rýchle spínanie
- To ale spôsobuje veľké zmeny prúdu $\rightarrow dI/dt$
- Pri SiC je preto pre korektné spínanie nutné výrazne minimalizovať parazitné indukčnosti
- Využívanie Kelvin Source kontaktu
- Veľký problém s bipolárnymi poruchami a posunom charakteristík – nutné využívať záporné napätie pri vypínaní




Si vs SiC



Komutácia diód




zopnutie




vypnutie

Dynamické vlastnosti - spínanie

GaN vs SiC



zopnutie




vypnutie

Test: 400V/15A Half Bridge hard switching double pulse test

Má čo Si ešte ponúknuť?

- Na prvý pohľad vývoj dosiahol maximum
- Využitie 300 a 450 mm technológie – nižšia cena
- Nové vysokovodivé substráty $\sim 1\text{m}\Omega\text{cm}$
- Ľahšie integrovanie výkonovej časti a riadiaceho obvodu – SmartFET
- Výrazne nižšia cena
- Ultra malé SMD puzdra




Smerovanie

- Zameranie RIA a IA projektov v rámci Chips JU na GaN a SiC
- Zameranie sa na návrh IO a potom na back-end a výkonové systémy (aplikácie a demonštrátory)
- Spoločná snaha spolu s ČR mať podiel na pilotných linkách Chips Act, predovšetkým heterogénnej integrácií a WBG polovodičoch v rámci piliera 1




ALL2 → GaN

Hi EFFICIENT



Smerovanie

- STU v tejto snahe rozširuje svoje čisté priestory a inštaluje technológiu na prototypovú výrobu výkonových modulov, spolu s know how z TW.
- 5.5 M€ investícia + know how transfer
- Zároveň vznikajú dve nové laboratória na testovanie výkonových prvkov a systémov (STU a SAV) – 1.2 M€ investícia – kompletná charakterizácia + časť spoľahlivostných testov



Clean rooms for research and training

Clean rooms


About 125 m² of clean rooms of class 1000 (and 100)
new 150 m² in construction (finished 4Q/2024)



Research




Innovations




Technology



Collaborations



Applications



Ďakujem za pozornosť

Moderné spínacie výkonové prvky

Ing. Juraj Marek, PhD.

juraj.marek@stuba.sk